基于 VCP2 協處理器的 Viterbi 譯碼器實現

基于 VCP2 協處理器的 Viterbi 譯碼器實現

文/唐貴林  張金菊  侯小毛

針對LTE通信系統采用的卷積編碼，介紹了采用TI公司多核定點 DSP 芯片 TMS320C6670 中內嵌的VCP2協處理器實現快速Viterbi譯碼的原理和方法，并在DSP硬件平臺上對VCP2的譯碼性能進行了實驗與分析。

【關鍵詞】TMS320C6670 VCP2 Viterbi 譯碼 誤碼率

1 引言

卷積編碼是3G和LTE等無線通信系統中廣泛應用的信道編碼方式，可以增強數字信號的抗干擾能力，提高通信系統的可靠性。本文介紹了一種新的快速信道譯碼的方案，即基于TI 公司高速多核定點 DSP 芯片 TMS320C6670中嵌入的第二代維特比譯碼協處理器（VCP2）實現卷積信道譯碼。

卷積碼的 Viterbi 譯碼算法通過使整個碼序列成為一個最大似然序列，同時利用網格圖的重復性結構，減少譯碼所需的計算次數。TMS320C6670 中的 Viterbi 譯碼協處理器 VCP2 在 333MHz 時鐘工作頻率時能夠處理 76212.2Kbps 的 AMR 語音信道，支持限制長度 K 為 5、6、7、8、9，碼速率為 1/2、1/3和 1/4 的 Viterbi 譯碼。它使用歐氏距離衡量接收信號同分支標號之間的差異，即分支度量(Branch Metric)�？紤]到對稱性，對于限制長度 K，輸入 n 比特，碼速率 1/R 的卷積碼，譯碼的每個時刻需要預先計算 2(R − 1)個分支度量作為輸入。每個時刻均有 2(K − 1)個狀態。可以通過比較進入某一狀態不同路徑的狀態度量來決定幸存路徑，并可以靈活地設置生成多項式及輸出軟判決或硬判決的譯碼結果。VCP控制寄存器負責控制整個譯碼過程，VCP2 通過直接存儲器訪問單元 EDMA3 與片內L2 存儲器進行數據交換，從而和CPU 協同完成譯碼任務。

2 VCP2譯碼的實現

VCP2 的譯碼需要進行分支度量、數據量化、寄存器設置和數據交互等工作，本文重點介紹分支度量和詳細的譯碼步驟。

2.1 分支度量

Viterbi 譯碼算法必須計算前一個狀態到各個新狀態的分支度量值。當采用硬判決輸入時，分支度量值可用漢明距離表示。對于限制長度為 K，輸入為 n 比特，碼速率為 1/R 的卷積碼，譯碼的每個時刻需要預先計算 (2R-1)個分支度量作為輸入。設 r(t) 為初始符號，則針對不同編碼速率R，BM算法迭代次數不同。當R=1/2 時，算法為：BM0(t)=r0(t)+r1(t)BM1(t)=r0(t)-r1(t)

2.2 譯碼實現步驟

（1）根據待譯碼數據預先計算其分支度量，寫入指定的DSP緩沖區。

（2）分配 DSP 輸出緩沖區，準備存儲譯碼結果。

（3）準備 VCP2 的寄存器配置參數，放在 DSP 的內存或外存，當 VCP2 啟動時由EDMA3寫入VCP2內部寄存器。

（4） 設 置 EDMA3 通 道 29 參 數， 由VCPXEVT 觸 發， 搬 移 VCP2 配 置 參 數 到VCP2 內部寄存器，搬移待譯碼數據的分支度量及量化值到 VCP 內部輸入 FIFO；設置EDMA3 通道 28 參數，由 VCPREVT 觸發，從 VCP2 輸出 FIFO 搬移 VCP 譯碼結果到指定的輸出緩沖區。

（5）使能 EDMA3 通道 28 和 29，使其可以響應 VCPREVT 和 VCPXEVT 同步觸發事件。

（6）寫“開始”命令到 VCP2 內部的命令寄存器 VCPEXE，使 VCP2 生成 VCPXEVT事件，觸發 EDMA3 通道 29，搬移配置參數和待譯碼數據的分支度量到VCP2。

（7）VCP2 譯碼完成后觸發 EDMA3，由EDMA3 通道 28 搬移譯碼結果到指定的輸出緩沖區，并產生到 DSP 內核的中斷；DSP 響應中斷，對譯碼結果進行處理。

3 VCP2譯碼性能分析

實驗產生了固定長度的 LTE 信道數據并進行卷積編碼，然后進行 BPSK 調制，將已調信號加入高斯白噪聲，對含噪信號進行AGC、定標和防溢出處理，計算分支度量后將待譯碼數據輸入到 VCP2 中進行譯碼。最后，將譯碼結果與最初生成的隨機序列相比較，計算其誤碼率。結果如圖1所示。

由圖 1 可見，誤碼率隨著信噪比的提高而降低，隨著數據長度的增加而減小。在有限范圍內誤碼率始終未超過50%，且當信噪比高于 0dB 時誤碼率很低（< 20%），高于 1.5dB時誤碼率達到 數量級。通過對不同碼速率在同一高斯白噪聲分量的標準差 (Sigma) 的比較還可以發現碼速率越大則誤碼率越高。

4 結束語

VCP2 作為 TMS320C6670 的協處理器，在卷積碼譯碼性能有較大的提高。用戶只需通過簡單的速率適配、數據量化和參數設置就可以方便地實現高效的 Viterbi 譯碼，同傳統硬件實現方法及軟件譯碼算法相比具有巨大的優勢。

作者單位

湖南信息學院電子信息系  湖南省長沙市 410151